Samsung เป็นหนึ่งในผู้เล่นรายสำคัญในตลาดเซมิคอนดักเตอร์และเป็นคู่แข่งหลักของ TSMC ในแง่ของ
การพัฒนาสถาปัตยกรรมให้เราจำไว้ว่าชาวไต้หวันเพิ่งนำเสนอเทคโนโลยี 3 นาโนเมตรของพวกเขาและยังพูดถึงอะนาล็อก 2 นาโนเมตรอีกด้วย Samsung ประกาศเริ่มการผลิตวิสัยทัศน์ของสถาปัตยกรรม 3 นาโนเมตรด้วยเทคโนโลยี Gate-All-Around (GAA) ใหม่ ซึ่งช่วยให้คุณข้ามข้อจำกัด FinFET ของชิปชั้นนำในปัจจุบันได้ สิ่งนี้จะช่วยเพิ่มประสิทธิภาพอย่างเหมาะสม (โดยการเพิ่มกระแสไฟฟ้าที่อนุญาต) และประสิทธิภาพการใช้พลังงาน (โดยการลดแรงดันไฟฟ้า) ตามข้อมูลของ Samsung สถาปัตยกรรม 3 นาโนเมตรรุ่นแรกจะให้ประสิทธิภาพ +23% ประสิทธิภาพการใช้พลังงาน +45% และประหยัดพื้นที่ 16% เมื่อเทียบกับสถาปัตยกรรม 5 นาโนเมตร รุ่นที่สองจะนำตัวเลขเหล่านี้มาอยู่ที่ 30, 50 และ 35% ตามลำดับ
ชาวเกาหลียังรายงานการใช้ครั้งแรกด้วยเทคโนโลยีของแผ่นนาโนทรานซิสเตอร์ซึ่งเข้ามาแทนที่ลวดนาโน ข้อดีของมัน – ช่องทางที่กว้างขึ้น ซึ่งกลายเป็นข้อกำหนดเบื้องต้นสำหรับการเพิ่มผลผลิต ประสิทธิภาพการใช้พลังงาน และการเพิ่มประสิทธิภาพ ได้รับการทดสอบครั้งแรกบนระบบคอมพิวเตอร์ประสิทธิภาพสูง จากนั้นจึงถ่ายโอนไปยังชิปเซ็ตมือถือ เราอาจจะได้เห็นโครงการจริงโครงการแรกบนสถาปัตยกรรม 3 นาโนเมตรของ Samsung ในปลายปีนี้จาก Qualcomm และ/หรือ Apple
© อาเธอร์ ลุคคิน
ตามที่ซัมซุง